インテル® グラフィックス・テクノロジーでのオフロードの開始

このトピックは、インテル® グラフィックス・テクノロジー向けの IA-32 アーキテクチャーにのみ適用されます。インテル® グラフィックス・テクノロジーはプレビュー機能です。

#pragma offload target(gfx) の後のループまたはループの入れ子構造内部のコードおよび __declspec(target(gfx)) で指定された関数のコードは、ターゲットと CPU 用にコンパイルされます。 ターゲットで実行されるほかのコードから、指定された関数を呼び出し、ターゲットで実行することができます。ターゲットがシステムで利用可能で、if が true と評価された場合、コードはターゲットで実行されます。それ以外の場合は、CPU で実行されます (次の例を参照)。

#pragma offload target(gfx) は #pragma parallel_loop で並列として明示的にマークされた完全入れ子ループの前でのみ指定できます。

インテル® グラフィックス・テクノロジー向けにプログラムしている場合、#pragma offload に次の節を指定できます。

• target(gfx) – ターゲットにオフロードされたコードセクションのヘテロジニアス実行に必須の節です。

• if (condition) – 条件が true の場合、コードはターゲットでのみ実行されます。

• in|out|inout|pin(variable_list: length(length_variable_in_elements))

  • in, out, or inout – 変数は CPU とターゲットメモリー間でコピーされます。

  • pin – 変数は CPU とターゲット間で共有されます。データは 4 キロバイトでアライメントする必要があります。

  • ポインターの length 節を含める必要があります。 この節は、ポインターで参照されている型の要素で、ターゲットとコピーまたは共有するデータのサイズを示します。配列へのポインターでは、サイズは参照されている配列の要素で指定されます。

#pragma parallel_loop [collapse(n)] は、1 つ以上の完全入れ子ループがターゲットのスレッドで並列化されることを示します。

デフォルトでは、コンパイラーはホスト CPU とターゲットの両方で実行するアプリケーションを生成しますが、Qoffload- コンパイラー・オプションを使用して、同じソースコードから CPU のみで実行するアプリケーションを生成することもできます。

unsigned parArrayRHist[256][256],
     parArrayGHist[256][256], parArrayBHist[256][256];

#pragma offload target(gfx) if (do_offload) \
     pin(inputImage: length(imageSize)) \
     out(parArrayRHist, parArrayGHist, parArrayBHist)
#pragma parallel_loop
     for (int ichunk = 0; ichunk < chunkCount; ichunk++){
          …
     }

float (* A)[k] = (float (*)[k])matA;
float (* B)[n] = (float (*)[n])matB;
float (* C)[n] = (float (*)[n])matC;

#pragma offload target(gfx) if (do_offload) \
     pin(A: length(m*k)), pin(B: length(k*n)), pin(C: length(m*n))
#pragma parallel_loop collapse(2)
     for (int r = 0; r < m; r += TILE_m) {
          for (int c = 0; c < n; c += TILE_n) {
               …
          }
     }

関連情報