インテル® C++ コンパイラー 14.0 ユーザー・リファレンス・ガイド
このトピックは、インテル® グラフィックス・テクノロジー向けの IA-32 アーキテクチャーにのみ適用されます。インテル® グラフィックス・テクノロジーはプレビュー機能です。
インテル® グラフィックス・テクノロジーでは、複数のベクトル実行ユニットを使用します。各実行ユニットは、それぞれリソースの一部を共有することで同時に複数のスレッドを実行できます。各実行ユニットで同時に多数のスレッドを実行することで、一部の操作のレイテンシーを隠蔽できます。スレッド数の大幅な増加によりコードのオフロードにかかるコストが高くなりますが、通常、スレッド数を適度に大きくすることで最適な結果が得られます。
#pragma parallel_loop でループの入れ子を並列化する際のターゲットスレッドの最大数は、ヘテロジニアス・アプリケーションを開始する前に、GFX_MAX_THREAD_COUNT 環境変数を設定することで制御できます。 デフォルト値は -1 で、ランタイムは自動的に最大スレッド数を決定します。特定のオフロード実行における実際のスレッド数は、実際の反復空間に応じてオフロードランタイムによって決定され、最大値よりも小さくなる可能性があります。
#pragma parallel_loop セクション内の最上位のループの反復空間は、特にこのループがベクトル化される場合、インテル® グラフィックス・テクノロジーによる並列性を最大限に活用できないことがあります。 オフロードループの入れ子構造で、最外ループの反復回数は、最適なパフォーマンスをもたらすターゲットスレッド数よりも小さくなる可能性があります。しかし、ソースコードで明示的にループの入れ子を 1 つのループに結合するのは不便です。parallel_loop プラグマで collapse(<N>) を定義して、offload プラグマ以下の N 個の完全な入れ子構造のループでより大きな反復空間を並列化することができます。
コンパイラーは、CPU コードで #pragma parallel_loop を無視します。 ループの入れ子構造の対応する CPU バージョンは並列化されず、1 つの CPU スレッドで実行されます。
インテル® コンパイラーは、互換マイクロプロセッサー向けには、インテル製マイクロプロセッサー向けと同等レベルの最適化が行われない可能性があります。これには、インテル® ストリーミング SIMD 拡張命令 2 (インテル® SSE2)、インテル® ストリーミング SIMD 拡張命令 3 (インテル® SSE3)、ストリーミング SIMD 拡張命令 3 補足命令 (SSSE3) 命令セットに関連する最適化およびその他の最適化が含まれます。インテルでは、インテル製ではないマイクロプロセッサーに対して、最適化の提供、機能、効果を保証していません。本製品のマイクロプロセッサー固有の最適化は、インテル製マイクロプロセッサーでの使用を目的としています。インテル® マイクロアーキテクチャーに非固有の特定の最適化は、インテル製マイクロプロセッサー向けに予約されています。この注意事項の適用対象である特定の命令セットの詳細は、該当する製品のユーザー・リファレンス・ガイドを参照してください。 改訂 #20110804 |